PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-093920

(43)Date of publication of application: 29.03.2002

(51)Int.Cl.

H01L 21/822 H01L 21/8238 H01L 27/04 H01L 27/088 H01L 27/092 H01L 29/78 H01L 29/872 // H05B 41/24

(21)Application number: 2001-192338

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

26.06.2001

(72)Inventor: YOKOGAWA TOSHIYA

TAKAHASHI KUNIMASA KITAHATA MAKOTO KUSUMOTO OSAMU **UENOYAMA TAKESHI**

MIYAZAKI MITSUHARU

(30)Priority

Priority number : 2000192182


Priority date : 27.06.2000

Priority country: JP

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To mount plural active elements having a high withstand voltage and carrier transit characteristic on a common substrate by using compound semiconductor layer. SOLUTION: A first active region 12 formed by alternately laminating N-type doped layers 12a of high concentration and undoped layers 12b, and a second active region 13 formed by alternately laminating P-type doped layer 13a of high concentration and undoped layers 13b, are formed on an SiC substrate 10 in this order from below. A Schottky diode 20 and a PMOSFET 30 are formed on the first active region 12. An NMOSFET 40, a capacitor 50 and an inductor 60 are formed on the second active region 13. The Schottky diode 20 and the MOSFETs 30, 40 have withstand voltage characteristic and carrier transit characteristic by the laminated structure of d doped layers and the undoped layers, and are integrated on the common substrate.



LEGAL STATUS

[Date of request for examination]

05.07.2001

Date of sending the examiner's decision of

29.06.2004

rejection]

THIS PAGE LEFT BLANK

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

THIS PAGE LEFT BLANK

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-93920 (P2002-93920A)

最終頁に続く

(43)公開日 平成14年3月29日(2002.3.29)


(51)Int.Cl. ⁷		F I	テーマコード(参考)						
H01L 21/82	234	H05B 41/24	L 3K072						
21/82	22	H01L 27/08	102A 4M104						
21/82	238		321B 5F038						
27/04	· · · · · · · · · · · · · · · · · · ·	27/04	L 5F048						
27/08	38		U 5F140						
	審査請求	R 有 請求項の数7 OI	. (全 20 頁) 最終頁に続く						
(21)出願番号	特願2001-192338(P2001-192338)	(71)出顧人 000005821 松下電器産	聚株式会社						
(22)出顧日	平成13年6月26日(2001.6.26)	大阪府門真市大字門真1006番地 (72)発明者 横川 俊哉							
(31)優先権主張番号	身 特願2000−192182(P2000−192182)	大阪府門真市	市大字門真1006番地 松下電器						
(32)優先日	平成12年6月27日(2000.6.27)	産業株式会社	土内						
(33)優先権主張国	日本 (JP)	(72)発明者 高橋 邦方							
		大阪府門真市大字門真1006番地 松							
			産業株式会社内						
		(74)代理人 100077931							
		弁理士 前日	田 弘 (外7名)						

(54) 【発明の名称】 半導体デバイス

(57)【要約】

【課題】 化合物半導体層を利用して、高い耐圧とキャリア走行特性とを有するの能動素子を複数個共通の基板上に搭載する。

【解決手段】 SiC基板10には、高濃度のn型ドープ層12aと、アンドープ12bとを交互に積層してなる第1の活性領域12と、高濃度のp型ドープ層13aとアンドープ層13bとを交互に積層してなる第2の活性領域13とが下方から順に設けられている。第1の活性領域12の上には、ショットキーダイオード20と、pMOSFET30が設けられ、第2の活性領域13の上には、nMOSFET40と、キャパシタ50と、インダクタ60とが設けられている。ショットキーダイオード20やMOSFET30,40は、δドープ層とアンドープ層との積層構造により、耐圧特性とキャリア走行特性とを有し、かつ、共通の基板上に集積化されている。



【特許請求の範囲】

【請求項1】 基板上に設けられた化合物半導体層と、 上記化合物半導体層の上に設けられ、キャリア走行領域 として機能する少なくとも1つの第1の半導体層と、高 濃度のキャリア用不純物を含み上記第1の半導体層より も膜厚が薄く量子効果によるキャリアの分布が可能な少 なくとも1つの第2の半導体層とを交互に積層して構成 される活性領域と、

上記活性領域の上に設けられた複数の能動素子とを備え ていることを特徴とする半導体デバイス。

【請求項2】 請求項1記載の半導体デバイスにおい て、

上記複数の能動素子は、上記第1の半導体層をゲート絶 縁膜の直下方に有するMISFETを含むことを特徴と する半導体デバイス。

【請求項3】 請求項1記載の半導体デバイスにおい τ.

上記活性領域として、上記第2の半導体層におけるキャ リア用不純物が第1導電型不純物である第1の活性領域 と、該第1の活性領域の上に形成され上記第2の半導体 20 層におけるキャリア用不純物が第2導電型不純物である 第2の活性領域とを有し、

上記第2の活性領域の一部が除去されて、上記第1の活 性領域が基板の最上層に露出しており、

上記第1の活性領域が露出している部分には、第2導電 型MISFETが設けられている一方、上記第2の活性 領域には、第1導電型MISFETが設けられているこ とを特徴とする半導体デバイス。

【請求項4】 請求項1~3のうちいずれか1つに記載 の半導体デバイスにおいて、

上記化合物半導体層は、SiC層, GaN層, InP 層、InGaAs層及びInGaPN層から選ばれた1 つの半導体層であることを特徴とする半導体デバイス。 【請求項5】 基板上に設けられたSiC層, GaN

層,InP層,InGaAs層及びInGaPN層から 選ばれた1つの半導体層と、

上記半導体層の上に設けられたインダクタとを備えてい ることを特徴とする半導体デバイス。

【請求項6】 請求項5記載の半導体デバイスにおい て、

上記半導体層は、キャリア走行領域として機能する少な くとも1つの第1の半導体層と、高濃度のキャリア用不 純物を含み上記第1の半導体層よりも膜厚が薄く量子効 果によるキャリアの分布が可能な少なくとも1つの第2 の半導体層とを交互に積層して構成されており、

上記半導体層の上に設けられた複数の能動素子をさらに 備えていることを特徴とする半導体デバイス。

【請求項7】 請求項5又は6記載の半導体デバイスに おいて、

バータ回路と、

上記半導体層の上に設けられたショットキーダイオード を含む整流回路と、

上記半導体層の上に設けられたキャパシタとをさらに備

蛍光ランプ装置の点灯回路として機能することを特徴と する半導体デバイス。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば照明装置、 空調機などの高電力消費電力型の機器に適した、高温下 で高耐圧、大電流用に使用される半導体パワーデバイス に関する。

[0002]

【従来の技術】炭化珪素(シリコンカーバイド、Si C)は、珪素(Si)に比べてバンドギャップが大きい 半導体であるため、高い絶縁耐圧を有し、また、高温に おいても安定な半導体であることから、SiC基板を用 いて形成される半導体デバイスは、次世代のパワーデバ イスや高温動作デバイスへの応用が期待されている。一 般に、パワーデバイスとは大電力の変換や制御を行うデ バイスの総称であり、パワーダイオード、パワートラン ジスタなどと呼ばれている。そして、パワーデバイスの 応用として、例えば掃除機、洗濯機、冷蔵庫、蛍光灯、 空調機などの機器におけるインバータ制御部に配置され るトランジスタ、ダイオードなどがあり、今後もパワー デバイスの応用分野はさらに拡大するものと考えられ

【0003】一般に、これらの用途のためには、複数個 の半導体チップを用途、目的に応じて配線により接続 し、一つのパッケージ内に納めてモジュール化する。例 えば、基板上に用途に応じた回路を構成するように配線 を形成しておいて、基板上に各半導体チップを取り付け ることにより、半導体チップと配線とによって所望の回 路を構成するのである。ここでは、半導体パワーデバイ ス回路の従来例として、ショットキーダイオードとMO S電界効果型トランジスタを用いた蛍光灯のインバータ 回路について説明する。

【0004】図18は、PCT出願JP00/0205 4号に開示されている従来の電球型蛍光ランプ装置25 0の構造を示す断面図である。同図に示すように、蛍光 ランプ装置250は、3本の略U字型の発光管をブリッ ジにより連結して構成される蛍光ランプ201と、蛍光 ランプ201を点灯させるための半導体チップなどの要 素を含む点灯回路202と、点灯回路202を収納する カバー203と、カバー203の先端に取り付けられた 口金204と、蛍光ランプ201を周囲を覆うグローブ 205とを備えている。

【0005】図19は、蛍光ランプ装置250中の点灯 上記半導体層の上に設けられたMISFETを含むイン 50 回路202の構成を示す電気回路図である。同図に示す ように、点灯回路202には、ラインフィルタ回路21 2と、整流回路213と、電源平滑用コンデンサ214 と、インバータ回路215と、チョークコイル207 と、共振用コンデンサ216とを配置して構成されている。また、インバータ回路215は、インバータ駆動用 IC217と、インバータ駆動用IC217によって駆動されるスイッチング素子であるFET208,209 と、インバータ用コンデンサ218とによって構成されている。蛍光ランプ201は共振用コンデンサ216と並列に配置されていて、蛍光ランプ201内の両端の電 10極221,222間に放電電流を流すことにより、蛍光が発光される構成となっている。

【0006】そして、この従来の蛍光ランプ装置250においては、各回路が個別の外付け部品として形成された後、回路基板206の表面206aには、ラインフィルタ回路212,電源平滑用コンデンサ214,チョークコイル207,共振用コンデンサ216,インバータ用コンデンサ218などが配置され、回路基板206裏面206bには、整流回路213,インバータ駆動用IC217,FET208,209などが配置されている。つまり、整流回路213,インバータ駆動用IC217やインバータ回路215中のFET208,209といった比較的耐熱性の低い部品は、発熱部品であるチョークコイル207などとは異なる面にかつ離れた位置に配置されている。

【0007】ここで、蛍光ランプ202の電極221、222に流れる電流はランプの輝度を確保するために大電流であるので、インバータ回路215内に配置されるFET208、209としては、パワートランジスタであるpMOSFET, nMOSFETが使用される。また、整流回路213に配置されるダイオードとして、パワーダイオードが用いられている。このパワートランジスタ及びパワーダイオードを含むパワーデバイスの基本的機能は、50/60Hzから例えば50kHzに変換するAC-DC-ACコンバータになる。そして、このようなパワートランジスタやパワーダイオードとして、上述のようなSiC基板上に設けられたパワーデバイスがしばしば採用されている。

[0008]

【発明が解決しようとする課題】しかしながら、上記従 40 来の蛍光ランプ装置においては、以下のような不具合があった。

【0009】上記従来の蛍光ランプ装置250において、通常はトランジスタやダイオードを基板に取り付けるために半田などを用いる。しかし、この半田は高温下における耐久性がないことから、例えば多量の発熱が生じる蛍光灯の近くに配置することができず、蛍光灯システム全体の大きさが大型化してしまう。

【0010】また、点灯回路202は、個々の部品を回路基板206に搭載しこれらを互いに配線によって接続 50

して形成されているが、耐熱性の弱い部品については高温になるのを回避するために、厳しい位置的な制約がある。その結果、各部品の位置関係を種々工夫しているものの、点灯回路202自体が大型にならざるを得ない。【0011】ここで、上述のように、SiC基板の高い耐熱性を利用して、SiC基板上に設けられた半導体デバイスを点灯回路などの高温にさらされる機器内に配置することが考えられる。しかるに、従来のSiC基板上に設けられたパワートランジスタやパワーダイオードは、ディスクリートのデバイスであったために、点灯回

4

【0012】本発明の目的は、耐熱性の高い化合物半導体基板上に能動素子,受動素子のうち少なくともいずれか一方を設ける手段を講ずることにより、使用温度、スペース上の制約などが過酷な条件下に配置するのに適した半導体デバイスを提供することにある。

路202自体が大型化するのを回避するのは困難であっ

[0013]

た。

【課題を解決するための手段】本発明の第1の半導体デバイスは、基板上に設けられた化合物半導体層と、上記化合物半導体層の上に設けられ、キャリア走行領域として機能する少なくとも1つの第1の半導体層と、高濃度のキャリア用不純物を含み上記第1の半導体層よりも膜厚が薄く量子効果によるキャリアの分布が可能な少なくとも1つの第2の半導体層とを交互に積層して構成される活性領域と、上記活性領域の上に設けられた複数の能動素子とを備えている。

【0014】この構造により、能動素子がオン状態になるような電圧が印加されたときには、第2の半導体層内のキャリアが第1の半導体層にまで広がって活性領域全体にキャリアが分布する状態となる。そして、第1の半導体層における不純物濃度が低いことから、第1の半導体層における不純物イオン散乱は少なくなるために、活性領域上にMISFETやダイオードを設けたときには、特に高いキャリアの走行速度が得られる。しかも、活性領域における平均的な不純物濃度が低くないにも拘わらず、オフ状態では活性領域全体が空乏化され、活性領域にはキャリアが存在しなくなるので、不純物濃度の低い第1の半導体層によって耐圧が規定され、活性領域全体において高い耐圧値が得られることになる。

【0015】すなわち、化合物半導体層の上に集積化された高機能の能動素子が得られるので、例えば高温下で使用される場合にも、半田を用いることなく半導体デバイスを所望の部位に配置できる。したがって、機器内への半導体デバイスの配置の自由度が向上すると共に、半導体デバイスを利用した機器自体の小型化を図ることも可能となる。

【0016】上記複数の能動素子は、上記第1の半導体層をゲート絶縁膜の直下方に有するMISFETを含むことにより、第1の半導体層の不純物濃度が低いことか

ら、MISFETのゲート絶縁膜中やゲート絶縁膜一活性領域間の界面付近にトラップされる電荷の数も低減され、トラップされた電荷によるキャリアの走行への妨害作用が小さくなる。したがって、チャネル移動度がより高いMISFETを有する集積化された半導体デバイスが得られる。

【0017】上記活性領域として、上記第2の半導体層におけるキャリア用不純物が第1導電型不純物である第1の活性領域と、該第1の活性領域の上に形成され上記第2の半導体層におけるキャリア用不純物が第2導電型不純物である第2の活性領域とを有し、上記第2の活性領域の一部が除去されて、上記第1の活性領域が基板の最上層に露出しており、上記第1の活性領域が露出している部分には、第2導電型MISFETが設けられている一方、上記第2の活性領域には、第1導電型MISFETが設けられていることにより、pMOSFETとnMOSFETとを備えたCMOSデバイスとして機能する半導体デバイスが得られる。

【0018】上記化合物半導体層をSiC層, GaN層, InP層, InGaAs層及びInGaPN層から 20選ばれた1つの半導体層であるとすることにより、これらの化合物半導体層の特性を利用して特に高い耐熱性と高い耐圧性とを有する半導体デバイスが得られる。

【0019】本発明の第2の半導体デバイスは、基板上に設けられたSiC層、GaN層、InP層、InGaAs層及びInGaPN層から選ばれた1つの半導体層と、上記半導体層の上に設けられたインダクタとを備えている。

【0020】これにより、SiC層, GaN層, InP層, InGaAs層及びInGaPN層の高い耐熱性と高い熱伝導率とを利用して、微細なパターンを有するインダクタを設けることが可能になり、狭い面積に大きなインダクタンスを有するインダクタを設けることが可能になる。

【0021】上記半導体層が、キャリア走行領域として機能する少なくとも1つの第1の半導体層と、高濃度のキャリア用不純物を含み上記第1の半導体層よりも膜厚が薄く量子効果によるキャリアの分布が可能な少なくとも1つの第2の半導体層とを交互に積層して構成されており、上記半導体層の上に設けられた複数の能動素子をもらに備えることにより、上記第1の半導体デバイスをも半導体層の上に備えた高機能の半導体デバイスが得られる。

【0022】上記半導体層の上に設けられたMISFE Tを含む回路と、上記半導体層の活性領域の上に設けられたショットキーダイオードを含む整流回路と、上記半導体層の上に設けられたキャパシタとをさらに備え、蛍光ランプ装置の点灯回路として機能させることにより、きわめて小型化され、かつ、共通の基板上に集積化された半導体デバイスを、蛍光ランプの高温かつ狭い空間内 50

に配置することが可能になる。

[0023]

【発明の実施の形態】以下、本発明のいくつかの実施形態について説明する。

【0024】(第1の実施形態)図1は、本発明の第1の実施形態におけるSiC基板上にショットキーダイオード、MOSFET、キャパシタ及びインダクタを集積してなる集積型の半導体デバイスの断面図である。

【0025】4H-SiC基板であるSiC基板10には、平均濃度が約 1×10^{17} atoms・c m⁻³ の窒素がドープされたn型の第1の活性領域12と、平均濃度が約 1×10^{17} atoms・c m⁻³ のアルミニウムがドープされたp型の第2の活性領域13とが下方から順に設けられており、上記第2の活性領域13の一部が除去されて、基板上に第1の活性領域12の一部が露出している。そして、各活性領域12、13を各素子毎に区画するための,トレンチにシリコン酸化膜を埋め込んでなる素子分離領域11が設けられている。

【0026】ここで、図1の下方に拡大して示すように、第1の活性領域12は、高濃度(例えば1×10¹⁸ atoms・cm⁻³)の窒素を含む厚みが約10nmのn型ドープ層12aと、アンドープの4H-SiC単結晶からなる厚み約50nmのアンドープ層12bとを交互に、各々20層ずつ積層して構成されている。一方、第2の活性領域13は、高濃度(例えば1×10¹⁸ atoms・cm⁻³)のアルミニウムを含む厚みが約10nmのp型ドープ層13aと、アンドープの4H-SiC単結晶からなる厚み約50nmのアンドープ層13bとを交互に、各々20層ずつ積層して構成されている。そして、n型ドープ層12a,p型ドープ層13aは、いずれも量子効果によるアンドープ層12b,13bへのキャリアの浸みだしが可能な程度に薄く形成されている。

【0027】また、SiC基板10上のうち第1の活性 領域12が露出している部分の上には、ショットキーダ イオード20(整流素子)と、pMOSFET30(ス イッチング素子)とが設けられ、SiC基板10のうち 第2の活性領域13が最上部に存在する部分の上には、 nMOSFET40(スイッチング素子)と、キャパシ タ50(容量素子)と、インダクタ60(誘導素子)と が設けられている。

【0028】上記ショットキーダイオード20は、第1の活性領域12にショットキー接触するニッケル(Ni)からなるショットキー電極21と、第1の活性領域12に髙濃度の窒素(例えば約1×10¹⁸ atoms・cm⁻³)を注入して形成された電極引き出し層22と、電極引き出し層22にオーミックコンタクトするニッケル(Ni)からなるオーミック電極23とを備えている。【0029】上記pMOSFET30は、第1の活性領域12の上に形成されたSiO2からなるゲート絶縁膜31と、ゲート絶縁膜31の上に形成されたNi合金膜

制御信号を入力するように構成されている。なお、整流

19に示すキャパシタ214に相当するもの)を挿入し

8

からなるゲート電極32と、第1の活性領域12のうち ゲート電極32の両側方に位置する領域に濃度1×10 回路とインバータ回路との間に、平滑用キャパシタ(図 18 c m-3 のアルミニウムを注入して形成された p 型のソ ース領域33a及びドレイン領域33bと、ソース領域 てもよい。 33a及びドレイン領域43bにそれぞれオーミックコ ンタクトするNi合金膜からなるソース電極34及びド レイン電極35とを備えている。

【0030】上記nMOSFET40は、第2の活性領 域13の上に形成されたSiOzからなるゲート絶縁膜 41と、ゲート絶縁膜41の上に形成されたNi合金膜 からなるゲート電極42と、第2の活性領域13のうち ゲート電極42の両側方に位置する領域に濃度1×10 18 c m-3 の窒素を注入して形成された n型のソース領域 43a及びドレイン領域43bと、ソース領域43a及 びドレイン領域43bにそれぞれオーミックコンタクト するNi合金膜からなるソース電極44及びドレイン電 極45とを備えている。

【0031】上記キャパシタ50は、第2の活性領域1 3の上に設けられたSiN膜からなる下地絶縁膜51 と、該下地絶縁膜51の上に設けられた白金(Pt)膜 20 からなる下部電極52と、下部電極52の上に設けられ たBSTなどの高誘電体膜からなる容量絶縁膜53と、 容量絶縁膜53を挟んで下部電極52に対向する白金 (Pt) 膜からなる上部電極54とを備えている。

【0032】上記インダクタ60は、第1の活性領域1 2の上に設けられたSiN膜からなる誘電体膜61と、 該誘電体膜61の上に形成されたスパイラル状のCu膜 からなる導体膜62とを備えている。ここで、導体膜6 2の幅は約9μmで、厚みが約4μで、導体膜62同士 間の間隙が約4μm程度である。ただし、SiC基板1 0は耐熱性が大きく、かつ熱伝導率も高いことから、電 流量によっては、導体膜62の微細化が可能であり、よ り微細なパターン、例えば、幅が1~2μmで間隙が1 ~2 µ m程度の形状も可能である。

【0033】また、基板上には、シリコン酸化膜からな る層間絶縁膜70が形成されており、層間絶縁膜70の 上には、アルミニウム合金膜、Cu合金膜などからなる 配線72が設けられている。そして、上記各素子20, 30,40,50,60の導体部は、層間絶縁膜70に 形成されたコンタクトホールを埋めるアルミニウム合金 膜などからなるコンタクト71を介して配線72に接続 されている。

【0034】図2は、本実施形態における半導体デバイ スの平面パターンを概略的に示す平面図である。同図に 示すように、4つのショットキーダイオード20を含む 整流回路と、pMOSFET30及びnMOSFET4 0と含むインバータ回路と、キャパシタ50と、インダ クタ60とが配線72により接続されている。そして、 インバータ回路のpMOSFET30とnMOSFET 40の各ゲート電極32,42に、パッド75を介して 50

【0035】本実施形態の半導体デバイスによると、共 通のSiC基板10の上に、ショットキーダイオード2 O, pMOSFET30, nMOSFET40, キャパ シタ50及びインダクタ60を集積したので、大電力, 高耐圧の特性を備え、掃除機、洗濯機、冷蔵庫、蛍光 灯、空調機などの機器に適した半導体デバイスを提供す ることができる。特に、従来、半田などによって外付け されていたインダクタ60を他の素子と共にSiC基板 10上に搭載することにより、機器内の限られたスペー スに、温度の制約を受けることなく自由に半導体デバイ スを配置することができる。しかも、多くの素子を共通 のSiC基板上に集積化することで、部品組立の手間が 省略でき、半導体デバイスの製造コストの低減を図るこ とができる。また、 δ ドープ層と低濃度ドープ層とを積 層した活性領域を有する素子は、歩留まりの向上をも見 込めることがわかっており、歩留まりの向上によるコス トの低減をも図ることができる。

【0036】なお、特にGHzオーダーの高周波信号を 扱う機器に半導体デバイスを応用する場合には、上記イ ンダクタ60の誘電体膜61をBCB膜(ベンゾシクロ ブテン膜) により構成することが好ましい。BCB膜と は、BCB-DVSモノマーを溶剤に溶かして塗布した 後ベーキングして得られるBCBを構造中に含む膜をい う。BCB膜は、比誘電率が2.7程度と小さく、か つ、1回の塗布で30μm程度の厚い膜を容易に形成で きるという特徴がある。また、BCB膜のtan δは60 GH2で0.006程度とSiO2よりも1桁程度小さ いことから、BCB膜は特にインダクタやマイクロスト リップ線路を構成する誘電体膜として優れた特性を発揮 することができる。

【0037】また、本実施形態においては、SiC基板 10に、図1の下方に示す構造を有する第1の活性領域 12及び第2の活性領域13を設けたので、各素子につ いて以下のような顕著な効果を発揮することができる。 【0038】まず、ショットキーダイオード20におい ては、ショットキーダイオード20に順バイアスが印加 されると、第1の活性領域12のポテンシャルが高めら れ、n型ドープ層12a及びアンドープ層12bにおけ る伝導帯端のエネルギーレベルが上昇する。このとき、 n型ドープ層12a内のキャリアが量子効果によってア ンドープ層12bにも浸みだすので、第1の活性領域1 2のn型ドープ層12aとアンドープ層12bとの双方 を通じて、容易にショットキー電極21に電流が流れ る。つまり、第1の活性領域12のn型ドープ層12a だけでなくアンドープ層12bもキャリア走行領域とし て機能することになる。このとき、アンドープ層12b

における不純物濃度が低いので、アンドープ層12bにおいては不純物散乱が低減される。したがって、抵抗値を小さく維持することができ、低消費電力,大電流を実現することができる。一方、ショットキーダイオード20に逆バイアスが印加されると、第1の活性領域12のアンドープ層12bからn型ドープ層12aに空乏層が広がって、第1の活性領域12全体が容易に空乏化されるので、大きな耐圧値が得られることになる。よって、オン抵抗の小さい、大電力かつ高耐圧のパワーダイオードを実現することができる。特に、このパワーダイオードを横型構造とすることにより、パワーダイオードをパワーMOSFETなどと共に共通のSiC基板上に集積することが容易になった。

【0039】次に、pMOSFET30においては、ゲ ート電極32に駆動用電圧が印加されて、キャリアが走 行する反転状態においては、印加電圧Vに対応するポテ ンシャルe Vによって上方に曲げられた価電子端の端部 に正孔が集まり、この正孔がソース領域33aとドレイ ン領域33bとの間の電位差に応じ、第1の活性領域1 2のチャネル層となる部分を走行することになる。その とき、キャリア(ここでは正孔)の濃度はゲート絶縁膜 31の直下において高濃度で下方に向かうほど低濃度に なるように分布するので、実際上、ゲート絶縁膜31直 下の領域であるアンドープ層12bがほぼチャネル層の 大部分を占めることになる。ところが、アンドープ層1 2 b にはほとんど不純物がドープされていないので、ア ンドープ層12bを走行するキャリアに対する不純物イ オン散乱は少なくなる。つまり、第1の活性領域12に おけるキャリアの走行を妨げる不純物イオン散乱が少な くなることで、高いチャネル移動度が得られる。

【0040】また、MOSFETのゲート絶縁膜は、ほとんどの場合基板の熱処理によって形成される酸化膜であることから、アンドープ層12bを熱酸化して形成されたゲート絶縁膜31中にトラップされる正の電荷は少ない。したがって、第1の活性領域12中の特に最上のアンドープ層12bを流れる正孔がゲート絶縁膜31中の電荷との相互作用による走行妨害作用を受けることがほとんどないことからも、チャネル移動度が向上する。また、ゲート電極32に駆動用電圧が印加されていないときには、ソース領域33aとドレイン領域33bとの40間に高電圧が印加されても、ショットキーダイオード20の場合と同様に、空乏層がアンドープ層12bからn型ドープ層12aに容易に広がるので、高い耐圧を発揮することができる。

【0041】すなわち、高耐圧でオン抵抗が小さく,かつ大電流容量,高相互コンダクタンスという優れた特性を発揮することができる。例えば、ドレイン電圧が400V以上においてもブレークダウンなしに安定なドレイン電流が得られ、オフ状態のMOSFETにおいての絶縁破壊電圧は600V以上である。

【0042】また、nMOSFET40においては、pMOSFETと同様に、チャネル領域を走行する電子が、チャネル領域中の不純物イオンによる散乱やゲート絶縁膜中の不純物にトラップされた負の電荷による妨害作用をほとんど受けることがないので、高耐圧で低オン抵抗、大電流容量、高相互コンダクタンス特性を発揮することができる。

【0043】次に、本実施形態における半導体デバイスの製造工程について、図3(a)~図5(b)を参照しながら説明する。ここで、図3(a)~(c)は、本実施形態の半導体デバイスの製造工程のうち第1,第2の活性領域の形成から素子分離領域の形成までの工程を示す断面図である。図4(a)~(c)は、本実施形態の半導体デバイスの製造工程のうちソース・ドレイン領域の形成から各素子の電極又は導体膜の形成までの工程を示す断面図である。図5(a),(b)は、本実施形態の半導体デバイスの製造工程のうちキャパシタの上部電極の形成から各素子の導体部へのコンタクトホールの形成までの工程を示す断面図である。

【0044】まず、図4(a)に示す工程で、p型のSiC基板10を準備する。本実施形態においては、SiC基板10として、主面が{11-20}面(A面)に一致した方位を有する4H-SiC基板を用いる。ただし、主面が(0001)面(C面)から数度ずれた方位を有するSiC基板を用いてもよい。

【0045】そして、流量5 (1/min) の酸素によ ってバブリングされた水蒸気雰囲気中で、SiC基板1 0を1100℃で3時間ほど熱酸化し、表面に厚みが約 40 n mの熱酸化膜を形成した後、バッファード弗酸 (弗酸:フッ化アンモニウム水溶液=1:7)により、 その熱酸化膜を除去する。そして、CVD装置のチャン バー内にSiC基板10を設置し、チャンバー内を10 -6 P a 程度 (≒ 1 O -8 Torr) の真空度になるまで減圧す る。次に、チャンバー内に希釈ガスとして流量2 (1/ min)の水素ガスと流量1 (l/min)のアルゴン ガスとを供給し、チャンバー内の圧力を0.0933M Paとして、基板温度を約1600℃に制御する。水素 ガス及びアルゴンガスの流量は上述の一定値に保持しな がら、原料ガスとして流量が2 (ml/min) のプロ パンガスと、流量が3 (ml/min) のシランガスと をチャンバー内に導入する。原料ガスは流量50 (m l /min)の水素ガスで希釈されている。そして、チャ ンバー内で、原料ガス及び希釈ガスを供給しながら、n 型不純物である窒素(ドーピングガス)をパルス状に供 給することにより、SiC基板10の主面の上に、厚み 約10nmのn型ドープ層12a(髙濃度ドープ層)を 形成する。ここで、ドーピングガスとしては例えば窒素 を高圧ボンベに収納しておいて、高圧ボンベとドーピン グガス供給用配管との間にパルスバルブを設ける。そし て、原料ガス及び希釈ガスを供給しながら、パルスバル

ブを繰り返し開閉することによって、ドーピングガスを チャンバー内のSiC基板10の直上にパルス状に供給 することができる。

【0046】そして、n型ドープ層12aのエピタキシャル成長が終了すると、ドーピングガスの供給を停止させて、つまり、パルスバルブを完全に閉じた状態で、プロパンガスとシランガスとをSiC基板10の上に供給することにより、SiC基板10の主面の上に、アンドープのSiC単結晶からなる厚み約50nmのアンドープ層12b(低濃度ドープ層)をエピタキシャル成長さ 10せる。

【0047】このようにして、原料ガスを供給しながら 同時にパルスバルブを開閉してドーピングガスを導入す ることによるn型ドープ層12aの形成と、パルスバル ブを閉じた状態にしてドーピングガスを供給しないで原 料ガスの供給のみによるアンドープ層12bの形成とを 各々20回ずつ繰り返すことにより、n型ドープ層12 aとアンドープ層12bとを交互に20周期積層してな る第1の活性領域12を形成する。このとき、最上層に はアンドープ層12bを形成し、その厚みを他のアンド ープ層12bよりも15nm程度厚くしておく。第1の 活性領域12における平均の窒素濃度は、約1×10¹⁷ atoms ・ c m-3 であり、第1の活性領域12の熱酸化終 了後におけるトータルの厚みは、1100nmである。 【0048】次に、原料ガスと希釈ガスはそのままにし て、ドーピングガスを、p型不純物であるアルミニウム を含むガス(ドーピングガス)に切り換えることによ り、第1の活性領域12の上に、厚み約10nmのp型 ドープ層13a(高濃度ドープ層)を形成する。なお、 第1の活性領域12の形成後、しばらくの間原料ガスと 希釈ガスとの供給を続けて、第1の活性領域12の上に 比較的厚めのアンドープ層を形成してから、p型ドープ 層13aを形成することが好ましい。ここで、ドーピン グガスとしては例えばトリメチルアルミニウム (A1 (CH3) 3 を約10%含む水素ガスを用いる。そし て、上述の第1の活性領域12を形成する際の手順と同 様に、原料ガスを供給しながら同時にパルスバルブを開 閉してドーピングガス(トリメチルアルミニウムを含む 水素ガス) を導入することによる p型ドープ層 1 3 a の 形成と、パルスバルブを閉じた状態にしてドーピングガ スを供給しないで原料ガスの供給のみによるアンドープ 層13bの形成とを各々20回ずつ繰り返すことによ り、p型ドープ層13aとアンドープ層13bとを交互 に20周期積層してなる第2の活性領域13を形成す る。このとき、最上層にはアンドープ層13bを形成 し、その厚みを他のアンドープ層13bよりも15nm 程度厚くしておく。第2の活性領域13における平均の アルミニウム濃度は、約1×10¹⁷ atoms · c m⁻³ であ り、第2の活性領域13の熱酸化終了後におけるトータ ルの厚みは、約1100nmである。

【0049】次に、図3(b)に示す工程で、選択的エッチングにより、第2の活性領域13のうち、ショットキーダイオード20及びpMOSFET30を形成しようとする部分を除去して、ショットキーダイオード20及びpMOSFET30を形成しようとする領域に第1の活性領域12を露出させる。

【0050】次に、図3(c)に示す工程で、基板に、素子分離領域を形成するためのトレンチを形成し、トレンチ内にシリコン酸化膜を埋め込んで素子分離領域11を形成する。

【0051】次に、図4(a)に示す工程で、p型不純 物(例えばアルミニウムイオンA1+)の注入により、 ショットキーダイオード20の電極引き出し層22と、 pMOSFET30のソース領域33a及びドレイン領 域33bとを形成する。このとき、基板上に、p型不純 物イオンを注入する領域以外の領域を覆い、p型不純物 イオンを注入する領域を開口したシリコン酸化膜などか らなる注入マスクを形成した後、基板温度を500~8 00℃の間に加熱して、注入マスクの上方からアルミニ ウムイオン (A 1 *) などのイオン注入を行なう。 さら に、不純物の活性化のためのアニールを温度1500℃ で10分間行なうことにより、p型不純物濃度が約1× 10¹⁸ atoms · c m⁻³ の電極引き出し層 2 2, ソース領 域33a及びドレイン領域33bを形成する。このと き、アルミニウムイオン (A 1+) を、注入エネルギー が互いに異なる例えば6回のイオン注入工程に分けて基 板内に注入する。例えば、第1回目のイオン注入の条件 が加速電圧180keV, ドーズ量1.5×10¹⁴ atom s ・ c m-2 で、第2回目のイオン注入の条件が加速電圧 130keV, ドーズ量1×10¹⁴ atoms · c m⁻² で、 第3回目のイオン注入の条件が加速電圧110keV, ドーズ量 5×10¹³ atoms ・c m⁻² で、第4回目のイオ ン注入の条件が加速電圧100keV, ドーズ量8×1 0¹³ atoms · c m⁻² で、第5回目のイオン注入の条件が 加速電圧 60 k e V, ドーズ量 6×10 ¹³ atoms ・c m -2 で、第6回目のイオン注入の条件が加速電圧30ke V, ドーズ量 5 × 1 0 ¹³ atoms ・ c m⁻² である。イオン 注入の方向は、いずれの場合にもSiC基板10の法線 に対して7°傾いた方向であり、注入深さは約 0.3μ mである。

【0052】同様に、n型不純物(例えば窒素イオンN+)の注入により、nMOSFET40のソース領域43a及びドレイン領域43bを形成する。このとき、基板上に、n型不純物イオンを注入する領域以外の領域を覆い、n型不純物イオンを注入する領域を開口したシリコン酸化膜などからなる注入マスクを形成した後、基板温度を500~800℃の間に加熱して、注入マスクの上方から窒素イオン(N・)などのイオン注入を行なう。さらに、不純物の活性化のためのアニールを温度1500℃で10分間行なうことにより、注入深さが約

 $0.8 \mu \, \mathrm{m} \, \mathrm{rn} \, \mathrm{2}$ 不純物濃度が約 $1 \times 10^{18} \, \mathrm{atoms} \, \cdot \mathrm{c}$ $\mathrm{m}^{-3} \, \mathrm{o}$ ソース領域 $43 \, \mathrm{a} \, \mathrm{B}$ びドレイン領域 $43 \, \mathrm{b} \, \mathrm{e}$ 形成する。

【0053】次に、図4(b)に示す工程で、基板上 に、注入マスクを除去した後、プラズマCVD法によっ て厚みが約0. 4μmのSiN膜を形成した後、SiN 膜をパターニングして、第2の活性領域13のうちキャ パシタ50及びインダクタ60を形成しようとする領域 の上に、下地絶縁膜51と誘電体膜61とを形成する。 【0054】次に、図4 (c) に示す工程で、MOSF ET形成領域において、約1100℃の温度下で第1、 第2の活性領域12,13の最上層のアンドープ層12 b, 13bの表面部(約15nmの厚み分)を熱酸化す ることにより、厚みが約30nmの熱酸化膜からなるゲ ート絶縁膜31,41を形成する。次に、ゲート絶縁膜 31,41のうちソース領域33a及びドレイン領域3 3 b の上方に位置する部分を除去して開口部を設け、開 口部に真空蒸着法により形成されたNi合金膜からなる ソース電極34,44及びドレイン電極35,45を形 成する。このとき、同時に、ショットキーダイオード2 0 の電極引き出し層 2 2 の上にもN i 合金膜からなるオ ーミック電極23を形成する。さらに、ソース電極3 4, 44, ドレイン電極35, 45及びオーミック電極 23と各活性領域12,13又は電極引き出し層22と のオーミックコンタクトをとるために1000℃で3分 間アニールを行なう。続いて、ゲート絶縁膜31,41 の上にチタン (Ti) 合金膜を蒸着して、チタン合金膜 からなるゲート長約1μmのゲート電極32,42を形 成する。また、第1の活性領域12のショットキーダイ オード20を形成する領域の上にニッケル (Ni) の蒸 着を行なって、ニッケルからなるショットキー電極21 を形成するとともに、キャパシタ50の下地絶縁膜51 の上に白金(Pt)の蒸着を行なって白金からなる下部 電極52を形成する。

【0055】次に、インダクタ60を形成しようとする 領域において、スパイラル状の開口を有するレジスト膜を形成した後、その上に厚みが約4μmのCu膜を堆積し、リフトオフを行なって、誘電体膜61の上にスパイラル状の導体膜62を残す。なお、Cu膜に代えてアルミニウム合金膜により導体膜を構成してもよい。その場 40合には、アルミニウム合金膜を堆積した後、C12ガスとBC13ガスとを用いたRIEドライエッチングによってアルミニウム合金膜をパターニングしてスパイラル状の導体膜62を形成する。

【0056】次に、図5(a)に示す工程で、スパッタリング法によりキャパシタ50の下部電極の上にBST膜を形成した後、蒸着法によりBST膜の上に白金(Pt)膜を形成する。そして、白金膜及びBST膜を所定の形状にパターニングして、上部電極54及び容量絶縁膜53を形成する。

【0057】次に、基板上にシリコン酸化膜からなる層間絶縁膜70を堆積し、層間絶縁膜70に、ショットキーダイオード20のショットキー電極21及びオーミック電極23と、pMOSFET30のソース電極34及びドレイン電極35と、nMOSFET40のソース電極44及びドレイン電極45と、キャパシタ50の上部電極54及び下部電極52と、インダクタ60の導体膜62のスパイラルの中心部とにそれぞれ到達するコンタクトホール74を形成する。

【0058】その後、各コンタクトホール74内及び層間絶縁膜70の上にアルミニウム合金膜を形成した後、これをパターニングすることにより、図1に示す半導体デバイスの構造が得られる。

【0059】本実施形態においては、SiC層を用いたが、SiC層上に設けられる半導体装置だけではなく、例えばGaAs層,GaN層,AlGaAs層,SiGe層,SiGeC層,InP層,InGaAs層,InGaPN層など、複数の元素の化合物からなる化合物半導体基板上に設けられる半導体装置全般に本実施形態を適用することができる。その場合にも、 δ ドープ層と低震度ドープ層(アンドープ層を含む)とを積層した活性領域をゲート絶縁膜の下方に備えていることにより、不純物イオン散乱の低減,オフ状態におけるチャネル領域全体の空乏化, δ ドープ層の不純物への電荷のトラップを利用して、チャネル移動度の向上と耐圧の向上とを図ることができる。特に、SiC層,InP層,InGaAs層,InGaPN層,GaN層を用いた場合には、極めてチャネル移動度の高いデバイスが得られる。

【0060】 (第2の実施形態) 次に、第1の実施形態 で説明した半導体デバイスをランプ点灯回路に用いた例 である第2の実施形態について説明する。

【0061】図6は、本実施形態における電球型蛍光ランプ装置80の構造を示す断面図である。同図に示すように、蛍光ランプ装置80は、3本の略U字型の発光管をブリッジにより連結して構成される蛍光ランプ81と、蛍光ランプ81を点灯させるための半導体チップなどの要素を含む点灯回路82と、点灯回路82を収納するカバー83と、カバー83の先端に取り付けられた口金84と、蛍光ランプ81を周囲を覆うグローブ85と、点灯回路82を搭載するための回路基板86とを備えている。

【0062】図7は、蛍光ランプ装置80中の点灯回路82の構成を示す電気回路図である。同図に示すように、点灯回路82には、ラインフィルタ回路87と、整流回路88と、電源平滑用コンデンサ89と、インバータ回路90と、インダクタ91と、共振用コンデンサ92とを配置して構成されている。インバータ回路90はpMOSFET, nMOSFETと、インバータ用コンデンサとによって構成されている。蛍光ランプ81は共振用コンデンサ92と並列に配置されていて、蛍光ラン

プ81内の両端の電極93,94間に放電電流を流すことにより、蛍光が発光される構成となっている。

【0063】ここで、本実施形態における蛍光ランプ装 置80の特徴は、図6に示すように、点灯回路82内の 各部材が1つのSiC基板内に搭載されていて、点灯回 路82全体が小型化されている点である。つまり、本実 施形態における点灯回路82は、後述するように、例え ば10~15mm角程度にまで小型化することができ、 かつ、その全体の厚みは、SiC基板の厚みに積層膜や 層間絶縁膜の厚みを加えた程度にすぎないので、点灯回 路82全体がきわめて薄型の構造となる。その結果、点 灯回路82を口金84近辺の小径部分に配置することが でき、ランプ自体の寸法の小型化を図ることができる。 特に、上記第1の実施形態で説明したように、MOSF ET,ショットキーダイオード等の能動素子を横型構造 にして、共通のSiC基板内にMOSFET, ショット キーダイオードを設けることを可能にしたことから、集 積化が容易になった。また、インダクタなどの受動素子 をも共通のSiC基板上に搭載できるようにしたことに より、いっそうの小型化を図ることができる。

1

【0064】図8は、本実施形態の点灯回路82と、上述の公報に記載されている従来の点灯回路(破線参照)との大きさを比較して示す図である。本実施形態においては、以下のように各部材の占有スペースの低減を図ることができる。

【0065】 MOSFETは、ゲート長が 1μ mであることから、インバータとしての面積は数 10μ mから数 100μ m角程度の面積内に収納できる。4つのショットキーダイオードからなる整流回路も同じかあるいはそれ以下の面積内に収納できる。

【0066】一方、インダクタは、5 mm角程度の面積に線幅9 μ mのスパイラル状の導体膜を間隔4 μ mで設けたとすると、ターン数が160回程度になり、インダクタンスが780 μ Hになる。通常、蛍光ランプ装置の点灯回路に用いられるインダクタのインダクタンスは、全体で400~700 μ H程度であるので、5 mm角程度の面積があればこの仕様を満足するンイダクタを設けることができる。

【0067】また、キャパシタ(コンデンサ)は、例えば5mm角の面積でBST膜を形成すると、BST膜の比誘電率が1000程度であり、厚みも10nm程度の薄膜化が可能であるので、約22μFの容量が得られる。通常、蛍光ランプ装置の点灯回路中の平滑用コンデンサに用いられるキャパシタの容量は、20~30μF程度である。また、他の回路に配置されるキャパシタは、nFオーダーの容量であればよいので、それほどの面積は必要でない。したがって、図8に示すように、10~20mm角のSiC基板上に、点灯回路全体のキャパシタを配置する領域を確保することができる。

【0068】また、SiC基板上に形成されるMOSF 50 ETなどにも適用することができる。すなわち、縦型の

ETやショットキーダイオードの正常な動作を確保しう る温度は、400℃前後であるので、従来のSi基板上 に設けられたFETを前提とする場合のごとく、150 ℃という厳しい温度の上限による種々の制約が大幅に緩 和される。例えば、従来の蛍光ランプ装置においては、 チョークコイルの発熱による温度が150℃を越え、か つ、ランプからの熱放散を考慮すると、インバータ回路 中のFETや整流回路中のダイオードと、チョークコイ ルとを離れた位置に配置する必要があった。しかし、本 実施形態においては、SiC基板上のMOSFET,シ ョットキーダイオードの耐熱性が高いことからすべての 素子を近接して配置しても、耐熱性による不具合はほと んど生じない。また、点灯回路が大幅に小型化できるこ とから、ランプ内における配置の自由度を高く確保する ことができ、かつ、SiC基板は熱伝導率が高く放熱性 も良好であることから、点灯回路82内の各素子が蛍光 ランプ81の熱放散による悪影響を受けるのを容易に回 避することができる。

【0069】また、本実施形態の点灯回路82において、インダクタやキャパシタの一部を、SiC基板の裏面に配置して、基板の面積を有効に活用することも可能である。また、石英ガラスなどのガラス中にSiC基板のチップ全体を埋め込んで、電球内に配置する構造を採ることもできる。

【0070】さらに、上記第2の実施形態においては、SiC基板を利用した半導体デバイスをランプの点灯回路内に配置した例を説明したが、本発明の半導体デバイスを他の機器に利用することももちろん可能である。例えば、空調機や掃除機、洗濯機、冷蔵庫などの機器においても、高温で使用されるか、狭いスペース内に制御回路を収納する必要がある場合などにおいて、本発明の半導体デバイスを配置することにより、上記実施形態で述べた効果を発揮することができる。ただし、ランプの点灯回路のように、特に小型でしかも発熱量の大きい機器においては、厳しい耐熱性と集約性とが要求されるので、本発明を適用することで、著効を発揮することができる。

【0071】また、上記各実施形態においては、SiC層を用いたが、SiC層以外の半絶縁性層、たとえば、GaAs層、GaN層、AlGaAs層、SiGe層、SiGeC層、InP層、InGaPNなどによって構成される基板を用いても、上述の効果と同じ効果を発揮することができる。特に、InP基板、InGaPN基板を用いた場合には、極めて高速動作するトランジスタが得られる。

【0072】さらに、上記各実施形態においては、能動素子として横型のダイオード、MOSFETを設けたが、本発明の能動素子はかかる実施形態に限定されるものではなく、縦型のダイオードや縦型のパワーMOSFETなどにも適用することができる。すかわち、縦型の

能動素子と横型の能動素子とを共通のSiC基板等の基板上に設けてもよいし、複数の縦型の能動素子を共通のSiC基板等の基板上に設けてもよい。

【0073】次に、上記各実施形態で用いたダイオード やMOSFETに関する実測データについて説明する。 【0074】図9は、窒素の濃度が1×10¹⁸ atoms ・ cm^{-3} の場合における δ ドープ層のプロファイルを詳細 に調べるために、ショットキーダイオードについてのC -V法による不純物濃度測定を行なった結果を示す図で ある。C-V法による測定は、径が300μmの円形N iショットキー電極を有するショットキーダイオード に、バイアスを、0.5 Vから-0.2 Vまでの間と、 -0.2 Vから-2 Vの間とに変化させ、これに重畳し て微小振幅の1MHzの高周波信号を印加して行なっ た。そして、同図に示す不純物濃度のプロファイルは、 厚さが10nmのδドープ層と厚さが50nmのアンド ープ層とを積層したものから抜き出したδドープ層につ いてのものである。同図に示すように、深さ方向の濃度 プロファイルはほぼ上下対称形であり、本発明の実施形 態のエピタキシャル方法によって、CVDによるエピタ キシャル成長中のドーピングメモリ効果 (ドーパントの 残留効果)が無視できることを示している。そして、C -V法によるδドープ層の平面的なキャリア濃度は1. 5×10¹² c m⁻² であり、ホール係数の測定から得られ た平面的なキャリア濃度約2. 5×10¹² c m-2 に比較 的よく一致している。そして、このパルス状のプロファ イルの半値幅は、12nmと形成されており、顕著な急 峻性を示している。

【0075】図10は、6H-SiC基板中のδドープ 層のバンド端フォトルミネッセンススペクトルの測定結 30 果を示す図である。このスペクトルは温度8Kの下で得 られたものであり、励起源として強度 0.5mWのHe -Cdレーザーが用いられている。ここでは、厚さ10 nmのδドープ層と厚さ50nmのアンドープ層とを積 層したもののアンドープ層から得られたスペクトルと、 厚さ1μmのアンドープ層から得られたスペクトルとを 比較している。同図に示すように、両者のスペクトルパ ターンが同じ波長領域で同じ強度の発光ピークを有して いるので、両者の不純物濃度が同じであることがわか る。言い換えると、δドープ層とアンドープ層とからな 40 る積層構造中のアンドープ層には、δドープ層からの不 純物の拡散による不純物濃度の上昇がほとんどみられ ず、ほぼ所望の不純物濃度プロファイルを維持しながら 積層されていることがわかる。特筆すべきは、アンドー プ層の不純物濃度が、 5×10¹⁶ atoms ・ c m⁻³ 程度の 低い値に制御されている点である。PL法を用いること により、本発明の δ ドープ層とアンドープ層とを交互に 積層して得られる活性領域中のアンドープ層の不純物濃 度が 5 × 1 0 ¹⁶ atoms · c m⁻³ 程度の低濃度であること が確認された。

【0076】図11(a), (b)は、それぞれ順に、 6H-SiC層の電子移動度の温度依存性と電子濃度の 温度依存性とを示すデータである。図11(a),

(b) において、○印のデータは、厚みが10nmのδ ドープ層(ドーパントは窒素)と、厚みが50nmのア ンドープ層とを積層してなる6H-SiC層(サンプル A) についてのデータである。■印のデータは、6H-S i Cの低濃度均一ドープ層 (1. 8×10¹⁶ c m⁻³) についてのデータであり、▲印のデータは6H-SiC の高濃度均一ドープ層 (1. 3×10¹⁸ cm⁻³) につい てのデータである。図11(a), (b) に示すよう に、6H-SiCの低濃度均-ドープ層 (1.8×10 ¹⁶ c m⁻³) においては、不純物濃度が低いので、キャリ アの走行時にキャリアが不純物から受ける散乱が小さく なることにより、電子の移動度が大きい。一方、6H-S i Cの高濃度均一ドープ層 (1. 3×10¹⁸ c m⁻³) においては、不純物濃度が高いので、キャリアの走行時 にキャリアが不純物から受ける散乱が大きくなることに より、電子移動度が小さい。つまり、キャリア濃度とキ ャリアの走行特性とは、互いにトレードオフの関係にあ る。それに対し、サンプルAの活性領域中のδドープ層 においては、高濃度均一ドープ層と同程度に電子濃度が 高く、かつ、電子の移動度が高いことがわかる。すなわ ち、本発明の活性領域は、高い電子濃度を有していなが ら、高い電子移動度を実現することができるので、ダイ オードやトランジスタの電子が走行する領域に適した構 造となっていることがわかる。なお、キャリアがホール である場合にも、原理的には電子の場合と変わりがない ので、p型のδ層におけるホール濃度を高くしつつ、高 いホール移動度を実現することができると考えることが できる。

【0077】図12は、上述の厚みが10nmのδドー プ層と厚みが50nmのアンドープ層とを積層してなる 活性領域を有するサンプルAと、厚みが20nmのδド ープ層と厚みが100nmのアンドープ層とを積層して なる活性領域を有するサンプルBとにおける電子移動度 の温度依存性を示すデータである。この電子移動度のデ ータは、温度77~300Kの範囲において測定されて いる。上述のように、サンプルAとBとにおけるδドー プ層とアンドープ層との厚みの比をいずれも1:5と共 通化してサンプルA、Bの平均的な不純物濃度を同じに しているにも拘わらず、同図に示すように、サンプルA における電子移動度は、サンプルBにおける電子移動度 に比べて大きいことがわかる。特に、低温領域において は、サンプルBにおける電子移動度は、温度が低くなる にしたがって、イオン化された不純物による散乱のため に低下しているが、サンプルAにおいては、温度が低く なっても高い電子移動度が維持されていることが示され ている。

50 【0078】図13(a), (b)は、厚みが10n m

のδドープ層を有するサンプルAにおける伝導帯端のバ ンド構造をシミュレーションした結果を示す図、及びキ ャリア濃度分布をシミュレーションした結果を示す図で ある。図14 (a), (b) は、厚みが20nmのδド ープ層を有するサンプルBにおける伝導帯端のバンド構 造をシミュレーションした結果を示す図、及びキャリア 濃度分布をシミュレーションした結果を示す図である。 図13 (a), 図14 (a) に示すように、δドープ層 に対して直交する断面においては、電子は、正にチャー ジしたドナー層によって構成されたV型のクーロンポテ ンシャル(量子井戸)に閉じ込められ、この井戸内で量 子状態が形成される。電子の実効質量は1.1であり、 6H-SiC層の比誘電率は9.66である。アンドー プ層に用いられる6H-SiC層のバックグラウンドの キャリア濃度は約1×10¹⁵ cm⁻³ であり、n型δドー プ層のキャリア濃度は1×10¹⁸ cm-3 である。

【0079】図13 (b) に示すように、厚みが10n mのδドープ層(サンプルA)においては、2次元電子 が2つの δ ドープ層によって挟まれたアンドープ層にま で広く分布していて、電子濃度が2×10¹⁶ m⁻³ 以上の 領域は界面から25 nmの範囲である。つまり、図1に 示すn型ドープ層12a(δドープ層)からアンドープ 層12bにまでキャリアが浸みだしていることがわか る。

【0080】一方、図14(b)に示すように、厚みが 20nmの厚いδドープ層(サンプルB)においては、 電子の波動関数によって規定されるキャリアの存在確率 の高い領域と、イオン化散乱中心を有する δ ドープ層と が強くオーバーラップしていて、電子濃度が2×10¹⁶ cm⁻³以上の領域は界面から11nmの範囲である。つ 30 まり、キャリアのδドープ層からアンドープ層への浸み だしが比較的少ないことがわかる。

【0081】以上の実施形態や他のシミュレーションデ ータなどを総合すると、高濃度ドープ層の厚みは、Si C層を用いる場合には、1モノレイヤー以上で20nm 未満であることが好ましいことがわかった。また、低濃 度ドープ層(アンドープ層を含む)の厚みは、約10n m以上で約100nm以下であることが好ましい。これ らの高濃度ドープ層と低濃度ドープ層の厚みは、それぞ れ、これらを利用して形成される能動素子(ダイオー ド、トランジスタなど) の種類や目的に応じて適宜選択 することができる。

【0082】(第3の実施形態)第3の実施形態におい ては、δドープ層とアンドープ層との積層構造を利用し た大電流のスイッチングトランジスタとして機能するA CCUFET (Accumulation Mode FET) を第1の実 施形態における集積型の半導体デバイスのMOSFET の代わりに用いる。

【0083】図15は、本実施形態におけるACCUF

うに、濃度1×10¹⁸ atoms ・cm⁻³ のアルミニウム (p型不純物)がドープされたp型のSiC基板130 の上には、平均濃度約1×10¹⁷ atoms · c m⁻³ のアル ミニウムがドープされた p型の下部活性領域131と、 下部活性領域131の上に形成され平均濃度約1×10 ¹⁷ atoms · c m⁻³ の窒素がドープされた n 型の上部活性 領域132と、上部活性領域132及び下部活性領域1 31内に濃度1×10¹⁸ cm⁻³の窒素を注入して形成さ れた n型のソース領域133a及びドレイン領域133 bと、上部活性領域132の上に形成されたSiO2か らなるゲート絶縁膜134と、ゲート絶縁膜134の上 に形成されたNi合金膜からなるゲート電極135と、 ソース領域133a及びドレイン領域133bにそれぞ れオーミックコンタクトするNi合金膜からなるソース 電極136a及びドレイン電極136bと、SiC基板 130の裏面にオーミックコンタクトするNi合金膜か らなる裏面電極137とを備えている。

【0084】ここで、図15の右方に拡大して示すよう に、下部活性領域131は、高濃度(例えば1×10¹⁸ atoms · c m-3) のアルミニウムを含む厚みが約10 n mのp型ドープ層131aと、アンドープのSiC単結 晶からなる厚み約50nmのアンドープ層131bとを 交互に、約40層ずつ積層して構成されている。そし て、トータル厚みが約2400nmである。そして、p 型ドープ層131aは、量子効果によるアンドープ層1 31 bへのキャリアの浸みだしが可能な程度に薄く形成 されていることから、キャリアのしみ出しに伴ってp型 ドープ層131aには負の電荷がトラップされる。

【0085】一方、図15の左方に拡大して示すよう に、上部活性領域132は、高濃度(例えば1×10¹⁸ atoms · c m-3) の窒素を含む厚みが約10 n m の n 型 ドープ層132aと、アンドープのSiC単結晶からな る厚さ約50nmのアンドープ層132bとを交互に、 各々5層ずつ積層して構成されている。つまり、トータ ル厚みが約300nmである。そして、量子効果によっ てn型ドープ層132aに量子準位が生じ、n型ドープ 層132a中の局在する電子の波動関数はある程度の広 がりを持つようになる。その結果、上述のように、電子 がn型ドープ層132aだけでなくアンドープ層132 bにも存在するような分布状態となる。この状態で、上 部活性領域132のポテンシャルが高められ、量子効果 によってn型ドープ層132aからアンドープ層132 bに電子が広がった状態になると、n型ドープ層132 a,アンドープ層132bに絶えず電子が供給される。 そして、電子が不純物濃度の低いアンドープ層132b を流れるので、不純物イオン散乱の低減により、高いチ ャネル移動度が得られる。一方、オフ状態では上部活性 領域132全体が空乏化され、上部活性領域132には 電子が存在しなくなるので、不純物濃度の低いアンドー ET部分のみの構造を示す断面図である。同図に示すよ 50 プ層132bによって耐圧が規定され、上部活性領域1

32全体において高い耐圧値が得られることになる。よ って、上部活性領域132を利用してソース・ドレイン 領域133a,133b間に大電流を流すように構成さ れたACCUFETにおいて、高いチャネル移動度と、 高い耐圧とを同時に実現することが可能になる。

【0086】また、上述のように、アンドープ層132 bにおける不純部濃度が低いことから、上部活性領域1 32をチャネル層として用いることにより、ゲート絶縁 膜134やゲート絶縁膜134-上部活性領域132間 の界面付近にトラップされる電荷の低減によるチャネル 移動度の向上と、不純物イオン散乱の低減によるチャネ ル移動度の向上と、耐圧性の向上とを図ることができ る。

【0087】そして、第1の実施形態におけるMOSF ETの代わりに本実施形態のACCUFETを用いるこ とにより、より大電力を必要とするランプ装置に適した 半導体デバイスを構成することができる。

【0088】本実施形態のACCUFETについての電 流電圧特性(ドレイン電流とドレイン電圧との関係)の ゲート電圧依存性を調べたところ、第1の実施形態にお 20 けるnチャネル型MOSFETに比べて飽和電流量がさ らに増大していることがわかった。さらに、ドレイン電 圧が400V以上においてもブレークダウンなしに安定 なドレイン電流が得られ、オフ状態における絶縁破壊電 圧は600V以上であり、オン抵抗も $1 m \Omega \cdot c m^2$ と いう低い値が実現できた。

【0089】特に、ACCUFETは、飽和電流値が大 きくオン抵抗が小さい点に特徴があるが、まだ実用化に 至っていない大きな理由の1つとして、オフ状態におけ る耐圧性に乏しいという難点がある。ところが、本実施 形態のACCUFETでは、上述のようにδドープ層と アンドープ層との積層構造を利用することによって、オ フ状態における高い耐圧性を確保することができるの で、ACCUFETの実用化に大きく前進したといえよ

【0090】なお、本実施形態のACCUFETを有す る集積型半導体デバイスの製造工程は、基本的に第1の 実施形態における集積型半導体デバイスの製造工程とほ とんど変わらないので、説明を省略する。

【0091】なお、本実施形態においては、 δ ドープ層 とアンドープ層とを交互に積層してなる下部活性領域1 31を設けたが、下部活性領域は必ずしもなくてもよ い。また、下部活性領域に代えて均一にドープされた低 濃度ドープ層又はアンドープ層を設けてもよい。ただ し、δドープ層とアンドープ層とを交互に積層してなる 下部活性領域131を設けることにより、チャネル下方 領域における耐圧をより高めることができる。

【0092】図16は、本実施形態のACCUFETに ついて、ゲートバイアスVgを-5Vから25Vまで5 V刻みに変えたときのI-V特性 (ドレイン電圧の変化 50 に対するドレイン電流の変化特性)を示す図である。こ のI-V特性からわかるように、ゲートバイアスが15 Vとパワーデバイスでは比較的低い値に設定しても、2 20mA/mm程度の大きなドレイン電流が得られてい る。つまり、本発明のACCUFETの電流駆動力が大 きいことが確認された。

【0093】図17は、図16のデータに基づく計算に よって得られた, 実効チャネル移動度のゲート電圧依存 性を示す図である。同図に示すように、本実施形態のA CCUFETは、ゲートバイアスを高くしたときでも5 0 (c m² / V s) 以上の実効チャネル移動度を有する ことが確認されている。つまり、FETの電流駆動力は 実効チャネル移動度に比例するが、本実施形態のACC UFETは、上述のようなδドープ層とアンドープ層と を交互に積層した構造を有していることから、高い実効 チャネル移動度を発揮し、その結果、大きな電流駆動力 を発揮していることがわかる。

【0094】(その他の実施形態)また、SiC層以外 の半導体層も用いることができる。例えば、InP基板 上のInP層、InGaAs層又はInGaPN層を用 いることができる。また、サファイア基板、GaN基板 などの上のGaN層を用いることもできる。さらに、G aAs層, AlGaAs層, GaN層, AlGaN層, SiGe 層, SiGe C層など、公知の化合物半導体層 を用いることができる。これらの化合物半導体層の場合 には、高濃度ドープ層 (δドープ層) の厚みはその材料 に応じて適正な厚みが定められる。例えば、GaAs層 を用いる場合には、1モノレイヤーのδドープ層を設け ることができる。一般的には、キャリアの供給能力を適 正に維持できさえすれば、同じ厚みで耐圧値を向上させ るためには、高濃度ドープ層 (δドープ層) の厚みは薄 いほど好ましいといえる。

【0095】特に、InP基板を用いる場合について説 明する。この場合の半導体デバイス構造は、図1に示す 構造と基本的は同じであり、InP基板上のInGaA s層を利用して、ショットキーダイオード、MOSFE T, キャパシタ及びインダクタを集積してなる集積型の 半導体デバイスを構成することができる。

【0096】その場合、Si基板10に代えて、高濃度 の鉄 (Fe) がドープされた厚み約 100μ mの半絶縁 性のInP基板を用いる。また、第1の活性領域12の 代わりに、高濃度(例えば1×10²⁰ atoms ・cm-³) のSi (シリコン) を含む厚みが約1nmのInGaA s 単結晶 (成分比は例えば I n 0.53 G a 0.47 A s) から なるn型ドープ層と、InGaAs単結晶(成分比は例 えば I no.53 Gao.47 As) からなる厚みが約10nm のアンドープ層とを交互に複数層ずつ積層したものを用 いる。また、第2の活性領域13の代わりに、高濃度 (例えば1×10²⁰ atoms ・c m⁻³) の Z n (Be) を

含む厚みが約1nmのp型ドープ層と、アンドープのI

n A l A s 単結晶 (成分比は例えば I n 0.52 A l 0.48 A s) からなる厚みが約10 n mのアンドープ層とを交互 に複数層ずつ積層したものを用いる。

【0097】InP基板上に形成されるInGaAs層 又はInGaPN層を電子走行領域として用いると、極 めて高い電子の移動度が得られることが知られている。 したがって、この特性を利用して、極めて高い周波数波 領域(30GHz~60GHz)で動作するスイッチン グトランジスタを搭載した点灯回路が得られる。

【0098】そして、InP基板上のInGaAs層を 10 用いた場合にも、第1の実施形態と同様に、ショットキーダイオード、キャパシタ及びインダクタを設けることができる。特に、InP基板は耐熱性が大きく、かつ熱伝導率も高いことから、インダクタを設ける場合にも、インダクタを構成する導体膜の微細化が可能であり、より微細なパターン、例えば、幅が1~2μmで間隙が1~2μm程度の形状も可能である。

[0099]

()

【発明の効果】本発明の第1の半導体デバイスによれば、基板の化合物半導体層の上に、キャリア走行領域として機能する少なくとも1つの第1の半導体層と、高濃度のキャリア用不純物を含み量子効果によるキャリアの分布が可能な少なくとも1つの第2の半導体層とを交互に積層して構成される活性領域を設け、活性領域の上に複数の能動素子を設けたので、高いキャリアの走行特性と耐圧性とを有する能動素子を共通の基板上に集積化してなる半導体デバイスの提供を図ることができる。

【0100】本発明の第2の半導体デバイスによれば、基板のSiC層やInGaAs層の上にインダクタを設けたので、SiC基板、InP基板又はInGaPN基 30板の高い耐熱性と高い熱伝導率とを利用して、微細なパターンを有するインダクタを設けることが可能になり、狭い面積に大きなインダクタンスを有するインダクタの提供を図ることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態におけるSiC基板上にショットキーダイオード、MOSFET、キャパシタ及びインダクタを集積してなる半導体デバイスの断面図である。

【図2】第1の実施形態における半導体デバイスの平面 40 パターンを概略的に示す平面図である。

【図3】(a)~(c)は、第1の実施形態の半導体デバイスの製造工程のうち第1,第2の活性領域の形成から素子分離領域の形成までの工程を示す断面図である。

【図4】(a)~(c)は、第1の実施形態の半導体デバイスの製造工程のうちソース・ドレイン領域の形成から各素子の電極又は導体膜の形成までの工程を示す断面図である。

【図5】(a), (b)は、第1の実施形態の半導体デバイスの製造工程のうちキャパシタの上部電極の形成か 50

ら各素子の導体部へのコンタクトホールの形成までの工 程を示す断面図である。

【図6】第2の実施形態における蛍光ランプ装置の構造を示す断面図である。

【図7】第2の実施形態における蛍光ランプ装置中の点 灯回路の構成を示す電気回路図である。

【図8】第2の実施形態の点灯回路と、従来の点灯回路 との大きさを比較して示す図である。

【図9】第1の実施形態におけるショットキーダイオードについてのC-V法による不純物濃度測定を行なった 結果を示す図である。

【図10】第1の実施形態に係る6H-SiC基板中の δドープ層のバンド端フォトルミネッセンススペクトル の測定結果を示す図である。

【図11】(a), (b)は、それぞれ順に、第1の実施形態における6H-SiC層の電子移動度の温度依存性と電子濃度の温度依存性とを示すデータである。

【図12】第1の実施形態におけるサンプルA, Bにおける電子移動度の温度依存性を示すデータである。

【図13】(a), (b)は、第1の実施形態におけるサンプルAにおける伝導帯端のバンド構造をシミュレーションした結果を示す図、及びキャリア濃度分布をシミュレーションした結果を示す図である。

【図14】(a), (b)は、第1の実施形態におけるサンプルBにおける伝導帯端のバンド構造をシミュレーションした結果を示す図、及びキャリア濃度分布をシミュレーションした結果を示す図である。

【図15】第2の実施形態におけるACCUFETの断面図である。

【図16】第2の実施形態で作成したACCUFETの I-V特性を示す図である。

【図17】図16のデータに基づく計算によって得られた,実効チャネル移動度のゲート電圧依存性を示す図である。

【図18】従来の蛍光ランプ装置の構造を示す断面図である。


【図19】従来の蛍光ランプ装置中の点灯回路の構成を 示す電気回路図である。

【符号の説明】


- 10 SiC基板
 - 11 素子分離領域
 - 12 第1の活性領域
 - 12a n型ドープ層
 - 12b アンドープ層
 - 13 第2の活性領域
 - 13a p型ドープ層
 - 13b アンドープ層
 - 20 ショットキーダイオード
 - 21 ショットキー電極
 - 22 電極引き出し層

2 3	オーミック電極		6 1	誘電体膜
3 0	pMOSFET		6 2	導体膜
3 1	ゲート絶縁膜		7 0	層間絶縁膜
3 2	ゲート電極		7 1	コンタクト
3 3 a	ソース領域		7 2	配線
3 3 b	ドレイン領域		7 4	コンタクトホール
3 4	ソース電極		7 5	パッド
3 5	ドレイン電極		8 0	蛍光ランプ装置
40	nMOSFET		8 1	蛍光ランプ
4 1	ゲート絶縁膜	10	8 2	点灯回路
4 2	ゲート電極		8 3	カバー
43 a	ソース領域		8 4	口金
4 3 b	ドレイン領域		8 5	グローブ
4 4	ソース電極		8 6	回路基板
4 5	ドレイン電極		8 7	ラインフィルタ回路
5 0	キャパシタ		8 8	整流回路
5 1	下地絶縁膜		8 9	電源平滑用コンデンサ
5 2	下部電極		9 0	インバータ回路
5 3	容量絶縁膜		9 1	インダクタ
5 4	上部電極	20	9 2	共振用コンデンサ
6 0	インダクタ		93, 9	94 電極


[図1]




【図2】




【図3】









【図5】




【図17】







()


()



)









()

 $\langle \cdot \rangle$







フロントページの続き

(51) Int . C1 .	7 識別記号		FΙ					7	・ーマコー	'(参考)
H01L	27/092		H01L	29/78			3 0	1 B		•
	29/78			29/48				F		
	29/872							Н		
// H05B	41/24									
(72)発明者	北畠 真 大阪府門真市大字門真1006番地	松下電器	Fターム(参考)3	3K072		BA03 GB12		BC01	BCO3
(72)発明者	産業株式会社内 楠本 修			4	4M1O4				CC03	GG03
	大阪府門真市大字門真1006番地 産業株式会社内	松下電器			F038 F048					
(72)発明者 1	上野山 雄 大阪府門真市大字門真1006番地 産業株式会社内 宮崎 光治 大阪府門真市大字門真1006番地 産業株式会社内	松下電器				BA07	BA10	BA14 BF07	BA15	BA19
				5	F140	AA01	AA25		AB01	AB03
						BA07	BA08	BAO9	BA16	BA20
	TO SERVICE STATE OF THE SERVICE STATE STATE OF THE SERVICE STATE STATE STATE OF THE SERVICE STATE S					BB18 BF06				
						BK13 CBO4		BK21	BK29	CA03